So schlecht ist die ursprüngliche Idee nicht. Bei vernünftiger Abschirmung sollte es gehen. Als kleine Abweichung sollte man eventuell den PLL nur von 4-16 MHz nutzen und dann ggf. einen Teiler durch 4 dahinterschalten.

Die Lösung mit 2 PLLs wird so einfach doch nicht gehen, denn man hat dann die feine Auflösung nicht mehr bei den hohen Frequenzen. Sinnvoll wäre ein 2 ter PLL nur wenn man sonst zu viel Jitter (Phasenrauschen) hat.
Der 2 te PLL wirkt dann nur als Filter für das Phasenrauschen und könnte einfach dahintergeschaltet werden. Sinnvoll ist das aber nur wenn das Signal ohne recht schlecht ist.

Wenn man das mit der Steuerung sonst gut verbinden kann wäre auch die Lösung mit Software DDS und PLL dahinter nicht schlecht.
Eine ähnliche Lösung habe ich aufgebaut, allerdings nicht mit soft-DDS, sondern mit einem Teiler mit Nachkommerstellen. Man hat da etwa 16 Bit Auflösung bei der Frequenz, allerdings nicht linear, sondern stückweise linear in der Periode und dann extra binäre Stufen dazu. Bei mit geht das mit ein HC4046 bis etwas über 20 MHz. Die Kombination mit Software DDS sollte vermutlich sogar etwas besser gehen.

Beim software DDS hat der µC schon viel zu tun, viel zeit für Modulation hat man da kaum. Wäre sicher möglich, aber wohl nicht sehr flexibel. Was man aber sicher hinkriegt sind feinere Schritte, wenn man will. Der Aufwand ist natürlich auch nícht so ohne:
µC , DA Wandler , Filter, Komperator , PLL mit festen Teiler (z.B: 32,64 oder 12.