Druckbare Version
Na ja , das habe ich vergessen, aber Du hast das wirklich sehr genau analiesiert und die Information von mir irgendwie herausbekommen. Es ist glaube ich ein allgemeines Problem, das was für den Author offensichtlich ist, weiss der Leser nicht. Sorry! :)
Übrigens je grösser die Hysterese ist um so grössere Schwankungen Uout hat. Ausserdem entsteht noch eine Hysterese wegen Verzögerung zwischen Erkennen vom festgelegtem max. Wert der Ausgangsspannung und Abschalten des Schalters.
MfG
Wieso ist der Komparator eigentlich hysterisch? Sind das spezielle Komparatoren oder ist die Hysterese konstruktionsbedingt, weil es kein idealer Komparator/OpAmp ist, sondern 'nur' ein realer? Oder kommt die Hyterese implizid durch Laufzeiten oder irgendwelche parasitären Effekte? Wie wär die typische Frequenz bei den obigen Randwerten (700mA, 12V zu 5V) und wie vermeidet man, daß Spannungsspitzen nicht einfach am Ausgangs-C vorbeilaufen? Niedrige ESL und ESR sind klar, aber genügt das?
Irgendwie hab ich ein mulmiges Gefühl bei so ner Schaltung, weil 12V direkt ans 5V Netz gelegt werden! Und der C hat alleine die Drecksarbeit der Glättung und Vermeidung von Transienten und Überspannung. Wenn das Primärnetz mit einem fetten C gegen Ripple geschützt wird, hat der Ausgangs-C noch mehr zu schlucken.
Natürlich ist es kein Anwendungschaltplan. Wenn jemand so was bauen will, kommen da noch mehrere Bauteile ins Spiel. Die Hysterese wird durch positive Rückkuplung bei dem Komparator erzeugt. Weil die Beschaltung (+/-) der Eingänge des Komparators vom Typ des MOSFETs (P/N) abhängig ist, konnte ich das nicht festlegen.
MfG
Hallo,
vielen Dank für die zahlreichen Antworten.
Ich werde mich an den Vorschlag von
bluelight_electronic heranwagen.
mfg Lukas